ThinkChat2.0新版上线，更智能更精彩，支持会话、画图、视频、阅读、搜索等，送10W Token，即刻
开启你的AI之旅
广告
``` always@(negedge clk1, posedge clr) begin if (clr == 1'b1) QclearReg <= 1'b0; else QclearReg <= D; end ```
工作
notice
Verilog RTL编程实践 1
Verilog RTL编程实践 2
Verilog RTL编程实践 3
Verilog RTL编程实践 4
Verilog RTL编程实践 5
Verilog RTL编程实践 6
Verilog RTL编程实践 7
Verilog RTL编程实践 8
Verilog模块概念和实例化
阻塞与非阻塞赋值的区别
有限状态机（FSM）写法的总结
Verilog中阻塞赋值与非阻塞赋值的区别
Verilog RTL编程实践 9
计数器
异步清零
latch
syncclear_ff
mux
